21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
Verilog的问题
verilog ，verilo
EDA 技术 houjiakai 2013-12-3 6 1702 happyming0809 2013-12-5 11:16
编译是出现的问题？
编译 ，verilog ，verilo ，TI ，HDL
FPGA论坛 魔人布欧 2016-3-8 6 1743 魔人布欧 2016-3-29 19:24
4组数据混在一起，如何分离开来 attach_img
HDL ，verilog ，VHDL ，芯片 ，verilo
FPGA论坛 paulkiyt 2018-6-12 6 1261 stickler 2018-6-18 09:04
关于Verlog TASK的问题
verlog ，verilog ，编写 ，阻塞 ，阻塞赋值
FPGA论坛 jakfens 2011-8-11 6 2976 jakfens 2011-8-12 08:52
verilog的一个问题
verilog ，ge ，edge ，ST ，os
FPGA论坛 dobypig 2012-5-15 6 2038 可木 2012-5-18 00:02
verilog hdl硬件描述语言(中文教程) attachment
HDL ，verilog ，硬件描述语言 ，VerilogHDL
ZLG 想实习去 2010-1-17 6 3031 aqua2013 2016-6-10 22:01
T叔有没有Verilog方面的书啊？
verilog ，verilo
电子技术交流论坛 shell.albert 2012-7-30 6 1671 pingis58 2012-8-9 13:17
Verilog串口通信问题
串口通信 ，verilog ，RS ，ST ，UART
FPGA论坛 892953881 2014-12-20 6 2121 littbi 2017-12-17 11:24
问下为什么看不到波形 attachment
LSI ，model ，modelsim ，SIM ，verilog
FPGA论坛 你好旅行者 2020-4-20 6 803 你好旅行者 2020-4-21 21:33
ＣＰＬＤ　的正交信号解码
信号 ，解码 ，DM ，verilog ，传感
EDA 技术 jiaxinhui 2007-11-14 6 2221 jzt369 2007-11-19 19:55
运行频率和时钟频率的区别 attach_img
时钟频率 ，verilog ，仿真 ，时序 ，verilog程序
FPGA论坛 aikimi7 2012-3-22 6 2422 aikimi7 2012-3-23 10:02
Quaruts II 编译向量的数组报错
向量 ，编译 ，TE ，verilo ，verilog
FPGA论坛 kun5979 2012-10-19 6 7409 ifpga 2013-2-22 16:23
关于用FPGA实现PWM延迟（死区）的verilog hdl程序请指正 attach_img
FPGA实现 ，verilog ，PWM ，HDL ，ge
FPGA论坛 bowlder2008 2014-1-6 6 6497 hanqingynu 2015-4-11 22:01
VHDL和Verilog 黄金参考手册 attachment
HDL ，verilog ，VHDL ，verilo ，hd
电子技术交流论坛 mmuuss586 2013-6-16 6 2725 小耐耐 2020-1-21 09:26
Verilog编码规范(1)
编码 ，verilog ，信号 ，代码 ，编写
EDA 技术 梅花望青竹 2013-7-26 6 2245 1185391239 2014-4-5 13:05
verilog中从高电平到高阻跳变，算不算一次下降沿？ attach_img
verilog ，电平 ，ge ，model ，models
FPGA论坛 平常心kxy 2014-7-29 6 2262 luyaker 2014-8-1 10:14
新手准备开始学习FPGA，开发板的选择，dalao们进来给建议
FPGA ，开发板 ，硬件 ，verilog ，嵌入式
FPGA论坛 cross_stone 2017-3-17 6 1511 xiongbb 2017-5-8 07:37
推荐一些FPGA设计方面的书
FPGA设计 ，PLL ，verilog ，数字系统 ，系统设计
ZLG 蹦蹦车 2009-3-20 6 2342 usber 2009-5-9 13:02
verilog 求余计算，综合时出错
verilog ，ST ，constant ，IVECO ，os
EDA 技术 cc810610186 2010-5-29 6 8561 jakfens 2011-9-2 08:50
夏宇闻老师书第9章例9.4的问题 attach_img
verilo ，verilog ，仿真 ，数字系统 ，数字系统设计
FPGA论坛 比神乐 2023-3-21 6 1248 比神乐 2023-3-22 10:14
1 ...141516171819202122... 58下一页