hanqingynu

粉丝 0 | 主题 0 | 回帖 1

关于用FPGA实现PWM延迟（死区）的verilog hdl程序请指正

2015-4-11 22:01

FPGA论坛
6
6230

请问你的这两路信号的频率是是多少呢？计数器的值和频率有关吧计算的是上升沿的个数也就是周期数 ...

2

3

近期访客