21ic电子技术开发论坛 › ip核 › 相关帖子
ip核 标签:

ip核

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
新人求救 k8051IP核运用
ip核 ，verilog ，代码 ，引脚 ，源代码
新手园地 jiemo 2013-5-16 2 1186 jiemo 2013-5-18 16:49
fpga后仿真，带fifoip核 attach_img
后仿真 ，ip核 ，FPGA ，FIFO ，TI
FPGA论坛 z894811350 2015-12-31 2 912 z894811350 2016-1-4 09:02
浅析嵌入式MCU硬件设计相关要素
嵌入式 ，MCU ，硬件设计 ，ip ，ip核
德州仪器MCU FCCdsp 2018-11-24 2 412 shenmu2012 2018-11-25 20:44
[转贴] [转帖]IP核调试之SDRAM篇1
SDRAM ，ip核 ，调试 ，控制 ，信号
FPGA论坛 sherry88 2010-8-27 1 1621 binghe41 2012-9-7 10:16
libero 中怎样生成自己的IP核
ip核 ，Libero ，spi ，pi ，Actel
ZLG Tl590 2010-11-1 1 2612 bairan168 2010-11-30 15:43
基于FPGA IP核的线性调频信号脉冲压缩
ip核 ，脉冲压缩 ，线性调频信号 ，FPGA ，fft
FPGA论坛 益友电子 2012-6-13 1 2278 GoldSunMonkey 2012-6-13 15:39
IP核文件生成
ip核 ，ip ，编译
FPGA论坛 pihois 2013-2-25 1 3124 pihois 2013-2-25 19:28
FPGA作为主设备通过SRIO向DSP传输数据
DSP ，rio ，传输数据 ，FPGA ，ip核
FPGA论坛 火星撞地球945 2017-5-3 1 1034 qiurijian 2017-5-16 11:36
Xilinx_IP核设计FIR滤波器.pdf attachment
fir滤波器 ，ip核 ，XILINX ，pd
FPGA论坛 雷北城 2021-5-19 1 998 perry_peng 2021-5-28 16:21
mig产生ddr2控制器，有verilog的吗？
verilog ，DDR2控制器 ，HDL ，ip核 ，VHDL
FPGA论坛 yaopingdian 2010-11-3 1 3008 supperpippo 2010-11-4 14:45
综合后资源利用率的问题。 attach_img
ICE ，ic ，ce ，FIFO ，ip核
FPGA论坛 izefei 2011-9-17 1 2299 AutoESL 2011-9-18 12:54
Xilinx IP是如何收费的？
XILINX ，ip ，ip核 ，电脑
EDA 技术 AnHongliang 2015-1-14 1 2116 风魔小象 2015-1-15 18:07
求助！关于iir滤波器FPGA实现的问题 attach_img
FPGA实现 ，iir滤波器 ，ip ，ip核 ，ST
FPGA论坛 小薄荷mint 2017-5-13 1 966 小薄荷mint 2017-5-13 23:05
SRIO_IP核
ip核 ，rio ，se ，API ，sheet
德州仪器MCU menglen 2018-5-14 1 963 zhangmangui 2018-5-14 23:11
请教使用IP核的latency问题 attach_img
ip核 ，TE ，时钟 ，FPGA ，PGA ，AD
FPGA论坛 piscesfate 2021-6-19 1 4462 piscesfate 2021-6-19 22:31
IP核调试之SDRAM篇（1） 转载
SDRAM ，调试 ，ip核 ，控制 ，信号
FPGA论坛 nan678 2010-8-25 1 2899 binghe41 2012-9-7 10:15
Core Generator的生成IP核的问题
core ，generator ，ip核 ，FPGA ，PGA
FPGA论坛 luodifeihua 2012-9-13 1 1523 GoldSunMonkey 2012-9-13 13:35
基于XilinxFPGAIP核的FFT算法的设计与实现 attachment
ip核 ，xilinxFPGA ，FPGAIP ，fft算法 ，AC
FPGA论坛 kkzz 2012-11-28 1 1259 gaochy1126 2012-11-28 21:38
猴哥！申请的Viterbi decoder V7.0 IP核总是输出为0，困扰很久了 attachment
decoder ，ip核 ，Viterbi ，AC ，IDE
FPGA论坛 zhhtqb2b 2012-8-30 2 2221 382849322 2015-9-17 15:54
sopc中altlvds_rx的IP核怎么把12位的并行数据降速输出啊
ip核 ，LVDS ，sopc ，并行数据
FPGA论坛 kobeshow 2013-11-28 1 1627 dell_wang 2013-12-4 22:40
1 ...101112131415161718... 24下一页