晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序
2025-1-5 10:45
- FPGA论坛
- 1500
- 151575
altera的FPGA的pll 模块不能正常工作，求解
2015-7-31 19:38
- FPGA论坛
- 3
- 3015
FPGA实现HDLC协议
2017-4-6 12:23
- FPGA论坛
- 9
- 2991
pickit3烧写12F609出现错误
2014-10-28 16:36
- Microchip
- 8
- 1704
关于dsp和fpga之间spi通信的问题
2014-7-10 16:42
- FPGA论坛
- 9
- 2328
如何动态配置Actel的FPGA管脚的上下拉？
2015-5-11 19:50
- FPGA论坛
- 4
- 3230
关于verilog状态机
2014-7-9 19:08
- FPGA论坛
- 5
- 1685
PC FPGA以太网通信
2014-7-10 17:29
- FPGA论坛
- 8
- 1624
FPGA与激光扫描仪网口通信
2014-4-14 09:50
- FPGA论坛
- 4
- 1210
altera uart核的问题
2020-8-24 13:22
- FPGA论坛
- 11
- 1686
reg型数组的初始化配置问题
2014-4-4 17:53
- FPGA论坛
- 3
- 1346
fifo最后一个数据读不出来
2014-4-21 10:49
- FPGA论坛
- 4
- 2899
FPGA和单片机的串行通信接口设计
2014-8-1 01:17
- FPGA论坛
- 13
- 1625
18个手把手教你FPGA的入门实验（PDF+代码）
2018-10-14 11:38
- FPGA论坛
- 46
- 7780
关于fpga里面的ram读写
2014-3-6 14:20
- FPGA论坛
- 3
- 1748
2
3
近期访客