悲剧，被批了，因为这个十分“简单”的电路！！！！
2014-12-23 11:27
- 电子技术交流论坛
- 101
- 18067
......
对一个有32位的reg变量赋值，每次只赋一位怎么实现？
2014-3-6 21:07
- FPGA论坛
- 5
- 5125
没人自己顶！！
这是《verilog那些事》里的代码。
这是《verilog那些事》里面的写法，为什么我模仿就不对了？
最后我这个问题该怎么解决？
谢谢各位大神指教 ...
目前问题就出在最后一个always里面：
1、这32个位（实际上是红外遥控接收到的），然后我想将32个位依次写入 ...
module IR_OF_MINE(clk,rstn,ir_in,data_out);
input clk;
input rstn;
input ir_in;
output [0:31]data_ou ...
晶振两边的电容要怎样选
2013-6-10 19:33
- 电路赏析
- 66
- 21603
quartus ii编译完后提示的警告数量和下面显示的警告数量不同
2014-3-7 08:24
- FPGA论坛
- 1
- 1055
2
3
近期访客