spartan6的serial rapidIO 的IP有人用过米有？
2012-7-16 13:39
- FPGA论坛
- 8
- 3821
您好，我最近也在做DSP与FPGA之间的rapidio接口，哈哈，以后多多向您请教啊 3# lelee007 ...
赛灵思rapidIO IP核自带的实例问题请教
2013-9-4 20:13
- FPGA论坛
- 102
- 16851
请问搞定了吗？兄弟，最近我也刚开始用，也是605的开发板 91# zy7598865
请问你是怎么在官网申请的啊，请指教，哈哈，第一次申请IP核 81# zy7598865
以Spartan3E开讲Xilinx FPGA 内部结构（10.5更新，位于88楼）
2015-7-30 11:35
- FPGA论坛
- 154
- 33377
话说是直接点击评分就算给分了吗？猴哥 2# GoldSunMonkey
13.1生成的bit流能用13.3ISE版本的chipscope加载吗
2011-12-18 21:54
- FPGA论坛
- 4
- 2122
RT，去技术支持那，我用13.1 ISE生成的bit流，但是他们在那用13.3的就下载失败，应该不是版本的问题啊，那 ...
lvds时钟输出的问题!!!
2012-2-7 17:27
- FPGA论坛
- 32
- 11019
chipscope使用问题
2011-12-12 14:14
- FPGA论坛
- 10
- 3318
各位大仙，logic levels的问题 ，谢谢
2011-12-12 19:36
- FPGA论坛
- 3
- 3176
chipscope 怎没出现这个问题呢， 望用过的给个解答呗，多谢了
2011-12-9 08:53
- 电子技术交流论坛
- 0
- 1433
为什么注册不了，大家帮忙看看
2011-12-29 23:45
- FPGA论坛
- 18
- 2350
Bulit— in fifo 与blockram 区别
2011-12-1 12:54
- FPGA论坛
- 3
- 3401
用FIFO的时候，用原语与用IP什么区别啊
2011-12-1 19:03
- FPGA论坛
- 7
- 2752
FWFT相比FIFO有什么优势吗
2012-2-2 22:01
- FPGA论坛
- 20
- 6382
如何使用xilinx的MIG
2012-1-1 21:41
- FPGA论坛
- 32
- 8564
整个BANK的IO都不用，对应的VCCO是不是可以不加滤波电容
2011-12-1 20:51
- FPGA论坛
- 17
- 3967
GSM给您解释解释XILINX XST综合的选项的含义（完成）
2013-3-28 18:13
- FPGA论坛
- 47
- 7769
多的不说,一句话: 感谢GSM猴哥
2011-11-23 15:32
- FPGA论坛
- 7
- 1974
关于名字“受不了你”的说明
2011-12-12 20:43
- FPGA论坛
- 11
- 2554
Xilinx RapidIO IP核不能生成bit文件求大神指教
2013-12-10 19:48
- FPGA论坛
- 9
- 4752
2
3
近期访客