关于 RAM 用MIF文件初始化过后,modelism 仿真
2017-2-15 19:24
- FPGA论坛
- 9
- 5721
测试代码呢？rd_addr一直为0，那么读出的只能是在0那个地址的数据
verilog中复位为何用下降沿
2013-4-6 13:40
- FPGA论坛
- 6
- 5964
xilinx的D触发器复位是高电平有效，如果代码中写的是下降沿触发的话，会多消耗一个反相器；
altera的则是低 ...
fpga vga
2013-4-1 10:39
- FPGA论坛
- 12
- 2406
现在做了在显示器上显示矩形这样的东西，
就是想知道可不可以把即时输入的数据 在显示器上显示 ...
如何将输入的数据，通过vga接口，将数据显示在显示屏上？比如我输入3 就在显示器上显示 3^2=9 ...
申请开设【仿真与验证】版
2020-7-13 08:34
- 21ic投诉|建议|站务
- 143
- 12006
用Vivado-HLS实现低latency 除法器
2013-4-18 20:43
- FPGA论坛
- 12
- 5988
FPGA设计经典书籍-资料汇总下载
2019-12-20 10:03
- FPGA论坛
- 256
- 42596
ise与edk有什么区别
2013-3-26 00:06
- FPGA论坛
- 14
- 2871
利用Xilinx FPGA和存储器接口生成器简化存储器接口
2013-3-23 16:35
- EDA 技术
- 5
- 1907
isim 仿真
2013-5-6 20:52
- FPGA论坛
- 1
- 2324
2
3
近期访客