yb430的主页 - 21ic电子技术开发论坛

谢谢，你这么说我就放心了。这也是我在27楼的意思，只是我可能没说清楚。不知道其他版友还有没有不同 ...

那么，我可以理解为“指标中的300ns/1000ns”与器件内逻辑电路对上升沿的要求无关，逻辑电路对上升沿当然 ...

谢谢！请参考29楼文字和图形，你回答的与我问的真的是两件事啊。我问的是为何需要限制上升沿时间，你回 ...

好吧，虽然我真没看懂你的回答跟我的疑问之间有什么关系，但还是很感谢你的回答。希望能看懂的朋友再给我 ...

你说的“假如上升时间是1ms，系统又是以高速模式操作总线” 是什么意思？难道是1MHz频率下，有1ms上升沿？ ...

或者，300ns、1000ns只是描述两种速度本身，并非芯片要求？这样理解好像就没有矛盾了。如果是这样，那上 ...

好吧，我真没看懂你的意思，也没表达清楚我的意思。我觉得你的说法“高速器件确实可以在低速环境下低 ...

当然不是玩文字游戏，是真的不理解。你这次说的，我看懂了。但我认为你说的不符合常识，常识是“高速 ...

我知道信号上升时间由环境（上拉电阻+总线电容）决定。我意思是“按常识，如果信号上升时间是1us，快 ...

比方说，一群IIC标准器件正在愉快地玩耍（信号上升时间是1us），这时进来一个要求上升时间小于300ns的快速 ...

我也认为降速应该是可以的。但我不知道上升沿最大300ns该如何理解，明显矛盾的嘛。所以标题是：为什么 I ...

不是STM32的介绍，是I2C总线规范。我觉得快速模式的器件应该可以用在标准模式总线上。但快速模式上升沿 ...

快速模式是300ns，标准模式是1us，快速模式的器件在标准模式的总线上不能用？ ...

如图，为什么上升时间不能超过 1us / 300ns？

yb430