FPGA设计经典书籍-资料汇总下载
2019-12-20 10:03
- FPGA论坛
- 256
- 41362
谢谢分享
申请开设【仿真与验证】版
2020-7-13 08:34
- 21ic投诉|建议|站务
- 143
- 11142
顶起哈，非常怀念21ic原来的赛灵思版块，猴哥赶紧建新版吧
ISE增量编译技术的使用
2013-3-9 22:19
- FPGA论坛
- 12
- 7246
好**
致“赛灵思FPGA世界论坛”网友信
2013-2-27 18:47
- FPGA论坛
- 22
- 4132
确实很慢，是国外网站的原因吗？
FPGA调试工具chipscope （中文教程
2013-3-1 10:39
- FPGA论坛
- 15
- 4207
不错的资料
时钟问题
2013-2-25 22:46
- FPGA论坛
- 10
- 2195
仿真时问题依旧，在板卡上验证时完全正确，不管了。
毛刺问题
2013-2-26 17:20
- FPGA论坛
- 6
- 2442
问题已解决http://bbs.21ic.com/icview-378077-1-1.html
FIR后仿真出错
2015-6-11 09:47
- EDA 技术
- 15
- 2986
板卡做好了，验证了一下，问题还是存在，然后对输出用DFF拍了一下，就没有毛刺了，所以可以看出，即使是调 ...
问一个chipscope的问题
2014-1-22 16:48
- FPGA论坛
- 15
- 7804
我想同时检测两组不同的数据，是不是就要例化两个VIO呢，但是在其中一个IP中设置位宽后，另外一个IP的位宽 ...
chipscope调试
2013-2-25 11:17
- FPGA论坛
- 6
- 3172
谢谢，弄出来了
合成bus后还是不行啊，我的意思是能直观的看出波形（比如正弦波），而不是多bit由0或1组成的一串数据，怎 ...
用chipscope调试代码，想验证内部总线信号是否正确，好像只能多个bit分别显示，想请教各位达人有没有办法显 ...
1W+月薪坛友们都是什么级别？
2013-9-9 17:29
- 电子技术交流论坛
- 158
- 28912
赛灵思官方论坛又有免费的LX9开发板拿了！！！！
2013-2-27 14:59
- FPGA论坛
- 23
- 3967
如何产生差分时钟输出？
2014-9-1 11:36
- FPGA论坛
- 15
- 19049
spartan-6 150 fgg676的cadence封装哪位大虾有啊
2013-3-1 10:32
- FPGA论坛
- 2
- 2832
FPGA知识基本方向
2013-2-22 13:05
- FPGA论坛
- 17
- 2130
怎么才能使148.5M分频到3.072M
2013-2-22 13:03
- FPGA论坛
- 26
- 5590
如何在ISE中更新老版本的IP核
2013-2-6 20:35
- FPGA论坛
- 8
- 2003
2
3
近期访客