一个简单的CPLD程序仿真出现了问题，求教!
2017-1-16 09:11
- FPGA论坛
- 8
- 1761
恍然大悟，谢谢！
不能沉
自顶
这是仿真波形
抱歉，我这里无法上传图片。波形都是在 count == 2时发生的翻转。count == 1时波形吴变化 ...
下面是testbeach代码：
`timescale 100 ps/ 1 ps
module test02_vlg_tst();
// constants ...
module test02(clk,rst,count,clk_odd);
input clk,rst;
output reg [1:0]clk_odd;
output[3:0] count; ...
【已结束！】TI大学计划20周年庆典最终话之金牌新用户活动
1483631687
- 19
- 2901
2
3
近期访客