如何简化V6 DDR3控制器的使用－－转自FPGA版
2015-1-19 21:00
- EDA 技术
- 2
- 1727
猴哥，为什么要延迟一个节拍作为判断数据是否成功写入，直接用wdf_rdy_ns判断不就行了？将它引到端口输出 ...
猴哥，你说的那个FIFO我怎么没找到啊？
大神们，DDR3控制器有相应的规范标准吗？
2015-1-19 20:15
- FPGA论坛
- 11
- 1219
嗯，我在看virtex-6的。
嗯，时序逻辑很简单，我现在就想设计控制器的架构，不知道有没有相关的标准？无从下手。。。 ...
自己写控制器
再加上项目背景。
想有点自己的东西，因为鄙人硕士毕设就是这个，怕不好毕业。我现在看的是赛灵思的。 ...
如题，小弟在看DDR3控制器，想自己做个控制器，不知道DDR3控制器有没有相应的规范标准？谢谢。
...
赛灵思DDR3控制器默认是随机读写吧？（一会读一会写）
2015-1-7 09:16
- EDA 技术
- 0
- 929
有谁用过Xilinx Virtex-6的ddr3 ip 核
2016-5-8 17:12
- FPGA论坛
- 13
- 4246
在Virtex-7和Kintex-7 FPGA中实现高性能DDR3数据速率
2014-11-20 16:40
- FPGA论坛
- 3
- 2098
Xilinx DDR3控制器接口带宽利用率测试<三>
2014-11-20 16:39
- FPGA论坛
- 4
- 2181
如何正确利用chipscope观察DDR3控制器内部的信号
2014-11-20 16:38
- FPGA论坛
- 3
- 1890
Xilinx DDR3控制器接口带宽利用率测试<五>
2014-11-20 16:35
- FPGA论坛
- 5
- 2736
求助spartan-6 DDR3控制器调试
2015-6-6 22:53
- FPGA论坛
- 3
- 2897
如何简化V6 DDR3控制器的使用
2014-11-20 16:33
- FPGA论坛
- 2
- 1362
关于DDR3的读写操作，看看我的错误在哪？
2016-5-8 18:20
- FPGA论坛
- 5
- 5393
Xilinx DDR3控制器接口带宽利用率测试（一）
2014-11-20 09:22
- FPGA论坛
- 6
- 2837
用mig生成DDR3控制器，运行example design 跑仿真出错，求助！
2014-11-24 20:53
- FPGA论坛
- 16
- 7212
DDR3工程添加的问题
2014-11-20 09:19
- FPGA论坛
- 3
- 1163
2
3
近期访客