Image
Image

greenapl1985

+ 关注

粉丝 3     |     主题 261     |     回帖 382

fpga开发板上的几个疑问
2013-2-21 21:56
  • FPGA论坛
  • 1
  • 2081
  弱弱的回答,第二个问题,好像是的,必需要有片外FLASH  
FPGA时序分析(二)
2013-2-21 21:53
  • FPGA论坛
  • 16
  • 3191
  谢谢楼主的贡献  
晒晒新做的CYCLONE IV核心板 EP4CE15 共享原理图和测试程序
2025-1-5 10:45
  • FPGA论坛
  • 1500
  • 161846
  赞一下啊  
浅谈 我的相亲 经历(一)
2017-10-20 23:26
  • 情感婚姻研习社
  • 204
  • 26593
  亲爱的,破坏过别人家庭的人你还敢继续和他交往吗?  
如何用verilog将50M的晶振频率分位1HZ
2013-1-27 22:46
  • EDA 技术
  • 1
  • 1926
  我也很好奇如何做到,芯片可以支持最小到1Hz的频率输出不?  
高电平输入电压和低电平输入电压
2013-1-27 22:38
  • EDA 技术
  • 10
  • 3630
  我怎么感觉写反了一样,VIH>4.2,怎么可能典型值3.2V反而小于4.2V呢,同理对VIL也有一样的疑问 ...  
俺也散分!
2013-1-24 13:37
  • Cortex-M0助学园地
  • 36
  • 4224
  我也要分,接分来了  
自制Spartan3开发板取得成功
2016-12-28 17:17
  • FPGA论坛
  • 19
  • 4077
  请问找哪里加工的PCB板?  
08年大专毕业到现在,月入1958元发展到近30K...算什么水平...
2014-11-5 13:56
  • 侃单片机论坛
  • 149
  • 32286
  楼主高薪一方面是行业原因,另一方面也有自己的勤奋在里面。 大家不要只一味看到楼主的高调,其实他也是相 ...  
请问 Verilog 2个**代表什么?
2012-11-10 22:05
  • FPGA论坛
  • 2
  • 3212
  2的N次方  
可靠采样问题
2012-7-24 20:11
  • FPGA论坛
  • 3
  • 1771
  这个问题很奇怪,怎么没有人回答呢,理论上应该会打一拍啊  
【求助】这个程序怎么改??
2012-7-16 22:31
  • FPGA论坛
  • 6
  • 1930
  else if(!start) begin fee  
  是不是计费那里有问题,distance都已经停下来了,fee还在不停的加 always@(posedge clk or negedge s1 or ...  
后仿真一个奇怪的问题
2012-5-26 18:14
  • FPGA论坛
  • 25
  • 3510
  哦,所以不是提前,而是,滞后喽  
Monkey版请进
2011-8-9 18:38
  • FPGA论坛
  • 22
  • 3946
  如题,我们现在很需要这种FMC的连接头,昨天打电话问了SAMTEC的厂商,却说这种连接头是专供的,不知道论坛 ...  
晕了!下载问题!真没办法了!
2012-1-2 23:05
  • FPGA论坛
  • 32
  • 8952
  接JTAG的时候好像不会显示吧,接UART时才会显示吧,不记得了  
请教关于晶振给fpga提供时钟的问题
2013-8-17 09:48
  • FPGA论坛
  • 36
  • 11856
  不可以,FPGA芯片引脚的驱动电压是3.3V或2.5V  
FPGA学习步骤(转)
2012-9-5 10:59
  • FPGA论坛
  • 23
  • 4684
  到第四步,卡住了都一个多月了,郁闷  
[知识] FPGA实现计数器功能最高的频率可以达到多少
2011-6-28 09:03
  • FPGA论坛
  • 7
  • 4340
  每种芯片都有自己的最高输出频率,我觉得和这个有关系吧  
急:求斑竹推荐一款适合入门的xlinxfpga开发板
2011-6-23 20:58
  • FPGA论坛
  • 8
  • 3021
  我现在用的是SP601,不过是公司买的,加上一块扩展卡,4000块,可能不大适合个人买吧 ...  
2
3
近期访客