XILINX Rapidio 使用探讨---我又回来了，不信整不明白这IPcore
2016-3-30 09:25
- FPGA论坛
- 19
- 8532
rapidio 没整明白。
现在这块真成了问题了，还没时间去弄，又要用！
我现在配好了DSP和FPGA IPcore的参数 ...
我现在配好了DSP和FPGA IPcore的参数，能把DSP的数传到 FPGA rapidio里面，可是该怎么把这个 FPGA rapidi ...
......
测试license说的是支持仿真的，为什么仿真Elaborating完了，就提示“simulation terminated ： the simulat ...
收到，谢谢指点，研究中user interface 。。这个“++rapidio核的接口，只有底层几对rx/tx差分接口，想实 ...
下图是rapido 核的verilog HDL代码目录
待解决的目标：实现DSP和FPGA通信。
1.DSP发送数据到FPGA rapidio ...
研究所最近搞项目DSP+fpga（高手给看看，谢谢了哈）
2018-3-19 17:32
- FPGA论坛
- 87
- 19615
RapidIO设计实例
2015-9-17 10:20
- FPGA论坛
- 18
- 4652
fpga map仿真无问题 route仿真有问题 怎么回事？
2013-8-6 11:07
- FPGA论坛
- 1
- 1536
synplify 编辑 Xilinx库
2013-8-6 08:38
- FPGA论坛
- 17
- 4002
急急急！！！Xilinx RapidIO IP核设计示例问题
2017-6-13 17:08
- FPGA论坛
- 18
- 8258
如何禁止综合器讲某个信号走BUFG
2013-10-30 21:04
- FPGA论坛
- 5
- 1629
2
3
近期访客