Image
Image

dan_xb

+ 关注

粉丝 2     |     主题 33     |     回帖 455

FPGA按键防抖动,最精简的写法只有10行
2016-11-7 14:21
  • FPGA论坛
  • 65
  • 24181
  这个是我一直应用的防抖代码,很稳定: module key ( input clk_50, //50MHz input key_i ...  
我正在做个实时钟的项目,但是遇上的让人很纠结的问题..
2013-1-26 16:50
  • 侃单片机论坛
  • 36
  • 4349
  这个应该是32.768晶振,受到干扰造成错乱的,还有上面网友提到的不工作,手碰一下就工作,也是这个问题 芯 ...  
基于赛灵思FPGA和MCU结构的线性调频高度表
2012-12-14 18:20
  • FPGA论坛
  • 4
  • 1510
  军工的?  
关于PCI express 链路速率和宽度
2013-1-24 15:57
  • FPGA论坛
  • 18
  • 3268
  你仔细看看ML605的文档,我记得有个跳线是设置x1、x4还是x8  
verilog 不可综合语句
2012-12-6 21:32
  • FPGA论坛
  • 11
  • 2079
  对于Xilinx的FPGA,initial语句是可综合的,因为FPGA有上电配置过程,这个过程里做了initial ...  
两片Spartan-6之间连接可以用GTP吗?
2012-12-5 23:46
  • FPGA论坛
  • 7
  • 2516
  可以直连,但是,如果你没有高速信号的PCB设计经验,那就找一个有这方面经验的人来帮助你。看似简单的两根 ...  
赛灵思下载器
2012-12-5 23:39
  • FPGA论坛
  • 8
  • 2257
  淘宝200块  
画FPGA原理图用那款EDA会好些?
2012-12-6 22:01
  • FPGA论坛
  • 22
  • 2918
  你们好像都理解错了吧?他没说PCB啊。在新版的ISE里面,已经去掉了原理图输入,所以,是没得选的 ...  
改进能提高串口通信可靠性
2012-12-27 08:27
  • FPGA论坛
  • 16
  • 2578
  你的时钟有偏差,UART是异步得的,发的多了误差累积造成采样错误,发数据的时候,停止位加长点就好了 ...  
FPGA+DSP多通道数据采集和处理电路的时钟分配问题
2012-12-9 13:07
  • FPGA论坛
  • 14
  • 3034
  只说一点,FPGA采数据要用随路时钟  
使用DD2 控制器后 FPGA 工作一段时间烫手怎么回事
2012-11-26 10:51
  • FPGA论坛
  • 19
  • 3001
  这个正常,其实这个不是因为逻辑的功耗,这个其实是IO Termination的功耗,所以在XPE里面,你不设置是看不 ...  
请教大侠spartan-6 ISERDES2的phase detector原理
2012-11-23 20:53
  • FPGA论坛
  • 13
  • 7423
  Phase Detector是一个状态机,我记得应该可以看到源码,你自己去看看 不过源码应该是用例化模块写成的,全 ...  
SPANTAN3CS200A想输入125M,DCM输出166M,用于读写SDRAM
2012-11-24 17:27
  • FPGA论坛
  • 9
  • 1835
  实在不行你可以试试两个DCM级联  
[请教]时钟电平匹配问题
2012-11-23 10:44
  • FPGA论坛
  • 13
  • 5320
  这年头5V的ADC越来越少了,这个电压的ADC也不是什么高速的,换一个3.3V的是比较好的选择 ...  
关于往配置芯片里写其它数据(有人做过吗)
2012-11-23 10:41
  • FPGA论坛
  • 11
  • 2407
  用BIN文件比较方便些,直接往里面写就好了,HEX是ASCII码的文件,还要转换一遍,比较烦一点 芯片上电完成以 ...  
有什么原因导致FPGA能通过JTAG成功下载,但是不能正常运行?
2016-8-1 14:26
  • FPGA论坛
  • 22
  • 13990
  这个不是电路的问题,就是因为你在ISE里面选错了 这个Start Up Clock 一共有3个选项 1. CCLK 2. JTAG C ...  
此种情况如何做时序约束
2012-10-9 22:13
  • FPGA论坛
  • 32
  • 4946
  有一个要注意的是,我们一般都是切换数据,即使要切换时钟,也要考虑到各种问题 这种情况下,要分开来考虑 ...  
  这个最好就是随路时钟过DCM移相以后去采数据  
  记得说FPGA的时候先说型号。。。。。。。 这个是IODELAY和IOB里面的FF要解决的问题,这个是一个经典的源同 ...  
FPGA 内嵌的dsp(硬件乘法器)和真正的DSP是一回事吗?
2012-6-10 13:46
  • FPGA论坛
  • 6
  • 2448
  看你怎么理解DSP了,如果说是Digital Signal Processing,只为达到这个目的的话,殊途同归 反而觉得一般意 ...  
2
3
近期访客