21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
EDA实验设计七段数码管显示电路
EDA ，数码管显示电路 ，veriloghdl语言 ，VerilogHDL ，verilog ，verilo
电子技术交流论坛 stopstopstop 2021-12-8 0 1919 stopstopstop 2021-12-8 22:03
FPGA Verilog-1995 VS Verilog-2001 attachment
verilo ，FPGA ，PGA ，verilog ，AC
FPGA论坛 FPGA技术江湖 2021-11-29 0 1261 FPGA技术江湖 2021-11-29 15:06
HuaWei Verilog 约束
hm ，HUAWEI ，verilog ，verilo ，HID ，IDE
FPGA论坛 hobbye501 2021-10-21 36 16641 zjixxw 2024-5-23 18:19
Verilog典型电路设计 华为
ce ，verilog ，华为 ，电路设计 ，HID ，IDE
FPGA论坛 hobbye501 2021-10-21 82 20166 fresh狗 2024-12-17 21:55
verilog if语句不执行问题
verilog ，代码 ，USB ，se ，ni ，dc
电子技术交流论坛 lvdaxian 2021-10-15 1 4845 lvdaxian 2021-10-19 11:11
Verilog与VHDL的混合模块例化 attach_img
verilog ，VHDL ，AC ，端口 ，rc ，TE
EDA 技术 gaochy1126 2021-9-28 21 13900 gaochy1126 2021-9-28 23:14
Verilog hdl与VHDL混用详解 attach_img
verilog ，VHDL ，AC ，TE ，仿真 ，TEST
EDA 技术 gaochy1126 2021-9-28 2 9568 gaochy1126 2021-9-28 14:43
verilog HDL中wire和reg类型的区别 attach_img
Wire ，verilog ，HDL ，信号 ，端口 ，Input
EDA 技术 gaochy1126 2021-9-28 1 8609 gaochy1126 2021-9-28 13:45
Verilog指令_assign用法
verilo ，指令 ，verilog ，se ，信号 ，TE
EDA 技术 gaochy1126 2021-9-28 1 9144 gaochy1126 2021-9-28 13:40
FPGA学习及设计中的注意事项
FPGA ，硬件 ，工程师 ，verilo ，verilog ，仿真
嵌入式操作系统论坛 zzxyd—qiao 2021-9-24 0 3750 zzxyd—qiao 2021-9-24 10:02
学习FPGA需要注意的几个重要问题
FPGA ，verilog ，UART ，仿真 ，Quartus ，硬件
嵌入式操作系统论坛 zzxyd—qiao 2021-9-19 0 5622 zzxyd—qiao 2021-9-19 09:47
关于学习FPGA
FPGA ，verilo ，verilog ，代码 ，硬件 ，电路
嵌入式操作系统论坛 zzxyd—qiao 2021-9-19 0 5443 zzxyd—qiao 2021-9-19 09:24
FPGA学习步骤——
FPGA ，verilo ，代码 ，verilog ，硬件 ，开发板
嵌入式操作系统论坛 zzxyd—qiao 2021-9-18 0 5603 zzxyd—qiao 2021-9-18 15:08
FPGA是什么？FPGA现状？怎样学习FPGA？
FPGA ，verilo ，verilog ，编程 ，编程语言 ，hd
嵌入式操作系统论坛 zzxyd—qiao 2021-9-18 0 5522 zzxyd—qiao 2021-9-18 14:04
verilog数据表示方法
verilog ，数据表 ，ST ，Wire ，TE ，constant
电子技术交流论坛 wolfskin 2021-8-24 1 5698 tyw 2021-8-24 16:51
[经验] Verilog 变量声明与数据类型二 attach_img
verilog ，数据类型 ，ge ，integer ，TE ，TI
嵌入式操作系统论坛 elephant00 2021-8-17 0 3245 elephant00 2021-8-17 11:20
Verilog HDL的故事 流水操作和建模.pdf attachment
HDL ，verilog ，建模 ，pd ，VerilogHDL
FPGA论坛 雷北城 2021-8-16 0 4293 雷北城 2021-8-16 15:25
FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真 attachment
FPGA设计 ，HDL ，verilog ，仿真 ，图像滤波 ，AC
FPGA论坛 FPGA技术江湖 2021-8-5 0 2312 FPGA技术江湖 2021-8-5 15:35
Failure to obtain a Verilog simulation license是怎么回事？ attachment
simulation ，verilog ，FAILURE ，license ，INA ，仿真
电子技术交流论坛 一梦清欢 2021-7-18 3 4560 雪夜虫子 2021-7-18 23:59
从零开始写RISC-V处理器 attach_img
RISC-V处理器 ，开源 ，verilog ，verilo ，开发板 ，代码
RISC-V zljiu 2021-7-8 32 8830 usysm 2021-9-5 19:57
12345678910... 57下一页