21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
关于Verlog TASK的问题
verlog ，verilog ，编写 ，阻塞 ，阻塞赋值
FPGA论坛 jakfens 2011-8-11 6 2447 jakfens 2011-8-12 08:52
如何将自己写的VHDL/verilog模块封装成IP核?
封装 ，ip核 ，verilog ，VHDL ，App
FPGA论坛 heitai 2011-8-9 4 3136 heitai 2011-8-10 17:43
找书把人就找的气死了。请老T叔帮忙。 attach_img
HDL ，prime ，Primer ，verilog ，VerilogHDL
电子技术交流论坛 dongshan 2011-8-7 7 2050 xxddqq2008 2011-8-8 13:48
verilog 顶层模块调用子模块 子模块调用子模块的疑问
verilog ，信号 ，ST ，Wire ，输出信号
FPGA论坛 XLDZZ 2011-8-4 8 16894 XLDZZ 2011-8-14 11:23
verilog 串口
verilog ，串口 ，PC机 ，数据源 ，verilog程序
ZLG wenxiaoyan912 2011-8-2 8 2224 gxy198715a 2011-9-28 09:10
献上有关FPGA的学习经验
FPGA ，verilo ，代码 ，verilog ，硬件
FPGA论坛 小闪led 2011-7-28 15 2665 bairan168 2011-9-23 17:00
FPGA能进行vhdl和verilog混合开发吗?
FPGA ，verilog ，VHDL ，module ，仿真
FPGA论坛 AutoESL 2011-7-26 18 5675 GoldSunMonkey 2011-10-24 17:53
基于FPGA的毕业设计
FPGA ，毕业设计 ，verilog ，内核 ，verilo
FPGA论坛 BSXYZYC 2011-7-23 5 2553 王紫豪 2012-12-25 10:03
Verilog 视频讲解
verilog ，verilo
FPGA论坛 GoldSunMonkey 2011-7-20 45 6237 opple 2011-11-2 07:34
基于Verilog的VGA驱动设计（二）VGA硬件结构
硬件结构 ，verilog ，VGA ，信号 ，接口
FPGA论坛 AutoESL 2011-7-18 0 2993 AutoESL 2011-7-18 21:56
赛灵思Verilog(FPGA/CPLD)设计小技巧
verilog ，FPGA/CPLD ，赛灵思 ，时钟 ，寄存器
FPGA论坛 AutoESL 2011-7-15 4 2205 gzdly 2011-7-24 08:23
verilog中加法器的问题
verilog ，加法器 ，INA ，CD ，npu
新手园地 qq124469142 2011-7-10 3 2072 qq124469142 2011-7-12 05:55
浅谈VHDL/Verilog的可综合性以及对初学者的一些建议(转)
VHDL ，verilog ，代码 ，硬件 ，软件
ZLG 3B1105 2011-7-9 8 1562 xiamingmin163 2011-8-9 20:11
有没有大侠用verilog实现异步FIFO的 attachment
FIFO ，verilog ，异步 ，异步FIFO ，verilo
ZLG 3B1105 2011-7-9 8 1927 and 2011-7-15 23:32
基于Verilog的VGA驱动设计（一）VGA时序分析
verilog ，VGA ，时序 ，TI ，AC
FPGA论坛 AutoESL 2011-7-18 1 2486 AutoESL 2011-7-18 21:55
奇数倍分频（Verilog）
verilog ，verilo ，触发 ，触发器
FPGA论坛 AutoESL 2011-7-18 10 2038 xwj 2011-7-21 08:26
Verilog 非阻塞赋值的仿真/综合问题（一）
阻塞赋值 ，仿真 ，verilog ，编码 ，ST
FPGA论坛 AutoESL 2011-7-18 8 2386 jennyzheng 2011-7-29 12:41
易修改无需处理器干预的LED灯序电路设计
处理器 ，电路设计 ，led灯 ，verilog ，verilo
英飞凌MCU论坛 Go_PSoC 2011-7-21 1 1582 Go_PSoC 2011-7-21 21:12
新手求助，ISE里到底怎样才能使用IP？
se ，ip ，ip核 ，verilog ，verilo
FPGA论坛 ccmicky 2011-7-28 7 2472 bairan168 2011-9-15 17:22
FPGA编程问题
FPGA编程 ，时钟 ，管脚 ，verilog ，信号
FPGA论坛 hbicecream 2011-8-5 10 2143 lxc806705 2011-8-9 14:27
1 ...373839404142434445... 57下一页