21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
大家好我是新手 FPGA论坛 WandyLau 2011-9-27 21 4188 ertu 2011-9-29 13:01
RTL级设计 FPGA论坛 tianyu01 2011-9-26 3 2593 Zx阿旭 2011-10-30 09:08
verilog中系统函数'timescale (分享) FPGA论坛 明天我还来 2011-9-23 1 2250 ty新气象 2011-9-24 20:36
谁知道图象传输处理的DSP是什么概念 德州仪器MCU fg79 2011-9-23 4 2151 woyaochenggong 2011-9-26 08:58
FPGA计数器问题请教 FPGA论坛 lczhoujq 2011-9-9 3 2377 jakfens 2011-9-16 12:48
verilog 某处多一个if语句便运行不正常的问题 attach_img
verilogPulseseniAI
FPGA论坛 wangwenjia 2011-9-6 6 3389 wangwenjia 2011-9-26 13:24
用verilog使SPI、I2C相互通信 attach_img
通信verilogI2cspivi
FPGA论坛 可木 2011-9-4 8 5848 alsort 2014-10-31 10:23
verilog 献给初学者 attachment FPGA论坛 hjjnet 2011-8-28 8 2100 ooljo 2011-9-4 22:04
modelsim支持system verilog仿真吗 FPGA论坛 sunt8707 2011-8-27 2 4766 1291789068 2011-11-23 21:08
Verilog 编写时序遇到的问题,高手帮忙
verilog时序编写FIFOrc
FPGA论坛 laozhao1984 2011-8-25 7 2580 lwq030736 2011-8-26 23:04
有人知道veripool么 FPGA论坛 ma9453 2011-8-17 8 3393 ma9453 2011-8-20 23:38
求Verilog HDL程序 attach_img
HDLverilog时钟时序AFE
FPGA论坛 凡尘往事123 2011-8-13 7 2583 GoldSunMonkey 2012-3-19 18:39
关于verilog中 task编写的问题 FPGA论坛 jakfens 2011-8-11 3 2700 zwy65182899 2011-8-16 10:20
关于Verlog TASK的问题 FPGA论坛 jakfens 2011-8-11 6 2976 jakfens 2011-8-12 08:52
如何将自己写的VHDL/verilog模块封装成IP核?
封装ip核verilogVHDLApp
FPGA论坛 heitai 2011-8-9 4 3693 heitai 2011-8-10 17:43
找书把人就找的气死了。请老T叔帮忙。 attach_img 电子技术交流论坛 dongshan 2011-8-7 7 2455 xxddqq2008 2011-8-8 13:48
FPGA编程问题 FPGA论坛 hbicecream 2011-8-5 10 2441 lxc806705 2011-8-9 14:27
verilog 顶层模块调用子模块 子模块调用子模块的疑问 FPGA论坛 XLDZZ 2011-8-4 8 17704 XLDZZ 2011-8-14 11:23
verilog 串口 ZLG wenxiaoyan912 2011-8-2 8 2799 gxy198715a 2011-9-28 09:10
新手求助,ISE里到底怎样才能使用IP?
seipip核verilogverilo
FPGA论坛 ccmicky 2011-7-28 7 2920 bairan168 2011-9-15 17:22