21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
如何将自己写的VHDL/verilog模块封装成IP核?
ip核 ，verilog ，VHDL ，封装 ，App
FPGA论坛 onenavigator 2012-12-6 2 2328 hawksabre 2012-12-6 21:31
PSOC 能够使用Verilog 写自定义的外色吗？ attachment
PSOC ，SOC ，verilog ，verilo ，ps
英飞凌MCU论坛 yoyofair 2012-12-6 4 1660 PSoC小子 2012-12-6 20:32
请大家看看我的小i程序有什么问题(请尽量指出)
C语言 ，HDL ，LED ，verilog ，VerilogHDL
FPGA论坛 pihois 2012-11-30 7 1682 jahnson066 2012-12-4 12:11
Verilog HDL---复杂数字系统的构成
HDL ，verilog ，数字系统 ，控制 ，电路
FPGA论坛 mucanhin 2012-11-30 6 1847 GoldSunMonkey 2012-12-2 20:07
verilog_FPGA实例 attachment
FPGA ，PGA ，verilog ，verilo
FPGA论坛 liugp25 2012-11-29 6 2003 bulonghu 2013-1-5 16:44
新手使用FPGA中遇到的问题请教
FPGA ，信号 ，inout ，verilog ，编程
FPGA论坛 wuhaidianzi 2012-11-28 4 2122 Backkom80 2012-11-29 08:03
用verilog写两个数差的绝对值
verilog ，verilo ，AD
FPGA论坛 wrigleymint 2012-11-27 8 3488 hawksabre 2012-11-30 18:39
求助：verilog的ODDR2使用问题
verilog ，DDR ，ST ，TE ，AI
FPGA论坛 wrigleymint 2012-11-27 1 3431 wrigleymint 2012-11-27 17:01
verilog 不可综合语句
verilog ，TI ，阻塞 ，se ，阻塞赋值
FPGA论坛 dwananqinyan 2012-11-27 11 2079 hawksabre 2012-12-6 21:32
verilog的问题 attach_img
verilog ，AD ，module ，ST ，TE
DSP 技术 fengyiyong 2012-11-26 0 1765 fengyiyong 2012-11-26 10:54
Verilog非阻塞赋值的仿真/综合问题 -下
verilog ，仿真 ，阻塞赋值 ，RS ，ST
FPGA论坛 lxAPP 2012-11-20 5 2505 GoldSunMonkey 2012-11-20 17:28
Verilog非阻塞赋值的仿真/综合问题 -上
阻塞赋值 ，仿真 ，verilog ，编码 ，ST
FPGA论坛 lxAPP 2012-11-20 13 2341 GoldSunMonkey 2013-5-6 21:22
SD卡利用verilog读取成功 attach_img
SD卡 ，verilog ，时钟 ，控制 ，数据手册
FPGA论坛 gongxiaosong 2012-11-19 11 9741 zhangmangui 2018-7-4 20:25
请问这个时序verilog如何实现 attach_img
verilog ，时序 ，AC ，时钟 ，倍频
FPGA论坛 laihama 2012-11-15 10 2169 xiao6666 2012-11-24 20:27
verilog问题
verilog ，verilo
FPGA论坛 jlgcumt 2012-11-14 2 1117 jlgcumt 2012-11-14 20:07
verilog怎么在不同文件的模块间传递参数？
verilog ，verilo
FPGA论坛 jlgcumt 2012-11-14 14 5400 GoldSunMonkey 2012-11-16 21:56
Verilog学习笔记
verilog ，学习笔记 ，module ，Output ，Input
FPGA论坛 xiao6666 2012-11-20 12 2410 qin552011373 2013-3-6 09:40
verilog的问题 attachment
verilog ，AD ，module ，ST ，TE
FPGA论坛 fengyiyong 2012-11-26 8 1357 GoldSunMonkey 2012-11-27 18:04
在verilog中用assign赋值错误原因
verilog ，lh ，ST ，state ，TE
FPGA论坛 gibenlin 2012-11-30 2 2057 loansat 2012-11-30 17:03
FPGA求助
FPGA ，HDL ，hd ，verilog ，VerilogHDL
FPGA论坛 gibenlin 2012-11-30 4 1068 seavend0603 2012-12-4 08:41
1 ...262728293031323334... 57下一页