21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
按键的verilog问题
verilog ，Input ，npu ，edge ，os
FPGA论坛 hjl240 2013-4-30 1 2430 GoldSunMonkey 2013-5-1 16:05
verilog模块里输入信号的问题
verilog ，信号 ，verilo ，Wire
FPGA论坛 nm2012 2013-4-30 6 2199 GoldSunMonkey 2013-5-1 16:06
刚学verilog，问3个小问题
verilog ，verilo
FPGA论坛 nm2012 2013-4-28 34 3880 GoldSunMonkey 2013-5-6 21:21
求Verilog $timeformat 的用法~
FOR ，format ，verilog ，verilo ，TI
USB技术专区 pangning7085 2013-4-24 4 8498 1wedddssf 2018-8-19 22:32
关于用Verilog函数读写文件的问题
verilog ，函数 ，读写 ，verilo ，Verilog语言
FPGA论坛 Rain_King 2013-4-21 5 3451 Rain_King 2013-4-22 15:06
求助用VHDL/verilog实现16QAM调制
verilog ，VHDL ，AM调制 ，COM ，代码
FPGA论坛 1025004405 2013-4-19 1 2297 sherld 2013-4-27 10:02
【活动贴】Cadence® Verilog® Language and Simulation attachment
cadence ，language ，simulation ，verilog ，AC
EDA 技术 RaiseCom 2013-4-17 10 1934 panjunren 2013-10-22 16:12
FPGA语言综合有什么作用 attach_img
FPGA ，verilo ，verilog ，HDL ，hd
FPGA论坛 lionyi 2013-4-17 12 2380 lionyi 2013-4-18 20:27
fpga的verilog 代码求救
FPGA ，代码 ，verilog ，se ，Reset
FPGA论坛 NJUPT0902 2013-4-16 8 2201 cxh_boy 2013-4-18 13:30
verilog hdl中是否有取整操作（函数或指令）
HDL ，verilog ，函数 ，指令
FPGA论坛 xuxin5406 2013-4-14 5 10713 xuxin5406 2013-4-16 19:08
【活动贴】Verilog HDL 综合实用教程 attachment
HDL ，verilog ，verilo ，hd ，AC
EDA 技术 feihong777 2013-4-12 6 1927 yangfchn 2013-10-23 23:46
【活动贴】verilog attachment
verilog ，verilo ，AC
EDA 技术 feihong777 2013-4-11 6 1761 panjunren 2013-10-20 22:06
【活动贴】分享个在论坛下载的资料（11） attachment
AC ，HDL ，verilog ，VHDL ，verilo
EDA 技术 jakfens 2013-4-9 2 1678 GoldSunMonkey 2013-4-10 22:24
如用用Verilog HDL 实现CPLD与DPS之间的数据传递？
CPLD ，HDL ，verilog ，ps ，DSP
新手园地 pan315449340 2013-4-8 3 1745 pan315449340 2013-4-10 21:53
verilog中复位为何用下降沿
verilog ，信号 ，时钟 ，触发 ，ST
FPGA论坛 magic_yuan 2013-4-5 6 6177 jahnson066 2013-4-6 13:40
组合逻辑与时序逻辑疑问
时序逻辑 ，edge ，POS ，verilog ，verilo
FPGA论坛 magic_yuan 2013-4-1 8 3607 magic_yuan 2013-4-2 10:46
关于Verilog的两个小疑问
verilog ，verilo ，Wire
EDA 技术 brace1108 2013-3-30 3 2161 jakfens 2013-4-2 09:13
Verilog问题
verilog ，LED ，TE ，integer ，ST
万利电子 yybj 2013-3-26 3 2999 xsgy123 2013-3-26 20:03
分享：任意奇数分频（50%占空比） verilog 代码 attach_img
奇数分频 ，代码 ，verilog ，时钟 ，信号
FPGA论坛 cuianbin 2013-3-22 17 3978 GoldSunMonkey 2013-7-12 19:49
求教关于VHDL和Verilog HDL的问题
verilog ，VHDL ，编写 ，功能模块 ，VerilogHDL
FPGA论坛 pangning7085 2013-3-21 14 2624 GoldSunMonkey 2013-3-27 23:18
1 ...232425262728293031... 58下一页