21ic电子技术开发论坛 verilog 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
【活动贴】Verilog HDL 综合实用教程 attachment
HDLverilogverilohdAC
EDA 技术 feihong777 2013-4-12 6 1904 yangfchn 2013-10-23 23:46
verilog的一点体验 FPGA论坛 GoldSunMonkey 2013-5-10 6 2205 menglong200806 2013-5-11 21:46
verilog的一些概念 ZLG 杜_U_ME 2011-5-29 6 2910 diny 2011-6-25 23:30
请问一下关于distributed memory generator的ip核 FPGA论坛 wwuchang 2012-3-12 6 3396 GoldSunMonkey 2012-3-13 19:42
应届生提问:通信算法工程师和FPGA工程师哪个发展前景好? FPGA论坛 夏洛特的网ge 2017-11-13 6 4144 原子弹001 2017-11-15 18:16
急聘 ic设计工程师、项目经理、总经理助理--新公司(上海) EDA 技术 swfywx 2009-3-23 6 2429 shuai1 2009-8-6 11:13
verilog经典教程 attachment FPGA论坛 0中国芯0 2011-4-16 6 2408 AutoESL 2011-4-19 21:28
基于Verilog HDL的UART模块设计与仿真 ZLG msp430ing 2012-1-18 6 2742 lifenganhui 2012-2-1 15:59
Verilog算法及建模整理文档 attachment
建模verilogC语言HDLhd
FPGA论坛 tee. 2012-9-5 6 1905 okyouwin 2012-9-7 11:27
cordic算法verilog实现(简单版) FPGA论坛 xjsxjtu 2012-10-17 6 2389 雷北城 2020-12-25 11:00
Verilog三段式状态机描述 FPGA论坛 mucanhin 2013-1-29 6 1912 fanfanjwj 2013-10-16 14:58
三段式verilog状态机,写好状态机还真不容易,求指导 attach_img FPGA论坛 yzh0912 2013-8-17 6 1879 yzh0912 2013-8-28 18:01
Verilog 语句执行顺序 FPGA论坛 wdmhzh 2014-5-2 6 1585 wdmhzh 2014-5-7 10:49
verilog初始化问题
verilogRSSTgeOutput
FPGA论坛 cyberbill 2014-7-10 6 1364 lizhezhe1988 2014-7-11 12:00
VERILOG里面else if语句最多能有多少个?
verilogse时钟解码FOR
FPGA论坛 ysdx 2015-5-7 6 8240 会飞的猪Kevin 2015-6-11 16:41
Verilog 代码,问题出在哪,小白求助,在线等 attach_img
verilog代码ADDSPnpu
FPGA论坛 zhaironghui 2015-10-22 6 1279 玄德 2015-11-11 21:36
关于verilog语言的初级问题,请指教 EDA 技术 lzlsw 2009-3-30 6 2687 一只小蜗牛 2009-9-25 13:12
verilog写的I2C ZLG beny5566 2010-3-24 6 2038 huzixian 2010-3-27 00:59
初学者如何学习FPGA!(转)
FPGAicveriloverilog编程
FPGA论坛 AutoESL 2011-4-22 6 3224 梅花望青竹 2012-11-9 12:40
怎么对Verilog定义的memory初始赋值 FPGA论坛 ylanxuez 2012-2-12 6 8009 beck_ck 2012-2-24 12:35