谁能给一个简单的在verilog中使用lpm的例子? | EDA 技术 | lu_chao 2008-7-2 | 0 2056 | lu_chao 2008-7-2 16:42 |
---|---|---|---|---|
急!急!急!心急如焚,请各位帮忙指点 | 模拟技术论坛 | yjg957104 2008-3-16 | 0 2163 | yjg957104 2008-3-16 11:59 |
求问大神有没有关于IEEE 802.16e的编码器代码 | FPGA论坛 | 年轻的国王 2020-3-3 | 0 450 | 年轻的国王 2020-3-3 10:28 |
Verilog 浮点数运算模块 | EDA 技术 | gaochy1126 2021-1-28 | 0 331 | gaochy1126 2021-1-28 11:17 |
EDA实验设计七段数码管显示电路 | 电子技术交流论坛 | stopstopstop 2021-12-8 | 0 1919 | stopstopstop 2021-12-8 22:03 |
verilog的testbench | EDA 技术 | gaochy1126 2022-8-30 | 0 2273 | gaochy1126 2022-8-30 21:45 |
verilog写的LCD1602 显示 | EDA 技术 | gaochy1126 2023-1-31 | 0 2479 | gaochy1126 2023-1-31 21:48 |
一文带你了解verilog基础语法 | EDA 技术 | gaochy1126 2023-11-30 | 0 10335 | gaochy1126 2023-11-30 20:51 |
Verilog学习经验分享 | EDA 技术 | gaochy1126 2024-9-28 | 0 3343 | gaochy1126 2024-9-28 16:00 |
赋值运算符‘<=‘和‘=‘ | EDA 技术 | gaochy1126 2024-11-30 | 0 1290 | gaochy1126 2024-11-30 21:31 |