21ic电子技术开发论坛 HDL 相关帖子
HDL 标签:

HDL

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
Verilog HDL--有限状态机 attachment ZLG plato_yu 2011-12-5 2 1779 yangli1981 2011-12-5 14:10
ABL文件在xilinx环境中如何编译 FPGA论坛 jjp1984 2014-1-22 2 2309 wlt168 2014-2-10 11:19
我想请问一个项目 ZLG ufocyy 2008-1-20 2 2219 iou200400 2008-6-30 15:16
信号、变量与常量的区别
信号VHDLhdHDL硬件
ZLG bit6019 2011-10-12 2 2506 午后苦丁茶 2011-10-14 15:56
标准库函数报错改怎么修改,求指教
库函数HDLHDLChdni
ST MCU yinq123 2015-12-10 2 1398 lizhuang_1 2015-12-10 20:56
Verilog HDL 在电子设计的快速发展 attach_img
电子verilogverilohdHDL
Microchip shaler 2024-9-14 2 1210 shaler 2024-9-18 17:20
请教!高手请进!
sehdHDLROMlogic
EDA 技术 hont124 2008-3-28 2 3094 风中的舞者 2008-3-28 14:41
如何阅读HDL程序 ZLG 亦正亦邪 2010-1-17 2 1618 20801233 2010-1-17 16:17
Cadence 16.5 Concept HDL原理图反标后每个元件出现CDS_PART_NAME信息 attach_img 电子技术交流论坛 文心雕龙7 2017-4-1 2 1401 文心雕龙7 2017-4-13 22:23
veriloghdl里 位数不同的两个变量怎么赋值 啊 EDA 技术 _horse 2007-9-19 2 4098 _horse 2007-9-19 21:24
max7128sLC84 怎么做一个脉冲中断
SLC脉冲HDLVHDL时序
FPGA论坛 lotus_1984 2010-11-3 2 2143 lotus_1984 2011-1-17 10:34
Testbench对HDL模块进行功能仿真 attachment ZLG bairan168 2011-2-21 2 1711 -自己人 2011-2-23 12:33
编程问题,求大神拯救 EDA 技术 小生活007 2014-11-3 2 1259 gaochy1126 2014-11-8 12:29
modelsim时序仿真问题 FPGA论坛 k200zhuangzi 2014-11-22 2 1020 k200zhuangzi 2014-11-24 14:35
问:VHDL与AHDL语言
AHDLHDLVHDLhdl语言hd
嵌入式操作系统论坛 dong2007 2008-6-8 2 2282 dong2007 2008-6-21 21:24
help ZLG hjh2008 2008-4-29 2 1636 hjh2008 2008-4-30 11:18
VHDL类属参数在verilog中怎么对应?
HDLverilogVHDLverilohd
FPGA论坛 andyany 2010-11-9 2 3187 andyany 2010-11-10 17:07
工业总线数据接收 电子技术交流论坛 xiangshenme 2011-11-1 2 1994 xiangshenme 2011-11-1 15:54
请教大家一个问题 EDA 技术 zjsyjbb 2012-1-1 2 1711 utopiaworld 2012-1-7 13:51
HDL设计探究
HDL信号se时钟Reset
FPGA论坛 ywert000 2012-10-31 2 1317 strouledfox 2012-10-31 18:22