21ic电子技术开发论坛 ck 相关帖子
ck 标签:

ck

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
为什么clock gate的latency会比较短?能画图解释下吗
TEck
新手园地 向日葵的武士 2018-9-10 0 157 向日葵的武士 2018-9-10 14:18
Fix_drv的问题
cktargetTEgeHC
新手园地 电子学长 2018-9-10 0 160 电子学长 2018-9-10 13:44
基于Anchor Driver的CTS,是不是clock source点先到达这个anchor再开始CTS
driversourceckANHC
新手园地 kaloulin 2018-9-10 0 234 kaloulin 2018-9-10 13:40
anchor的clock tree结果变成这样还有意义吗?
ckANroot
新手园地 白鹭hu 2018-9-10 0 211 白鹭hu 2018-9-10 13:38
怎么报report_ccopt_clock_tree_violations -file violation.rpt?
ReportviTIIOck
新手园地 第三章 2018-9-10 0 151 第三章 2018-9-10 13:16
clock gate 和 clock logic 有什么区别?
logicTEicck
新手园地 过期账户 2018-9-10 0 127 过期账户 2018-9-10 13:14
请问MMMC 与multi view 做clock tree有什么区别?
MultiviewviTIck
新手园地 第8号打板工 2018-9-10 0 240 第8号打板工 2018-9-10 13:02
如果有多个clock 需要做tree并且相互之间可能有talk,怎么样才能使比较重要的tree先做好后不被更改?
ckQualityTEAC
新手园地 棋王高手 2018-9-10 0 355 棋王高手 2018-9-10 13:00
在Nexys3上编译ClockDiv_XilinxS6.v时出错
ckkdNexys3编译XILINX
新手园地 你说说说说 2018-9-9 0 274 你说说说说 2018-9-9 19:08
汇编指令 LDR 一个疑问
汇编指令StackSTpcck
新手园地 过期账户 2018-9-9 0 183 过期账户 2018-9-9 16:20
When should APB slave Sample address
sampleslaveaddressANck
新手园地 爱德华复制手 2018-9-9 0 334 爱德华复制手 2018-9-9 11:56
error when compiling ClockDiv_XilinxS6.v on Nexys3
kdckNexys3compilingXILINX
新手园地 roucun 2018-9-9 0 301 roucun 2018-9-9 11:40
Best way to safely check if virtual address exists
VirtualAFEaddressckST
新手园地 kaloulin 2018-9-9 0 257 kaloulin 2018-9-9 10:40
BCC vs BNE
TESTckseRS
新手园地 スモモ 2018-9-9 0 114 スモモ 2018-9-9 09:46
BCC vs BNE
TESTckseRS
新手园地 无幻 2018-9-9 0 203 无幻 2018-9-9 07:40
Sampling on positive edge of clock of slave in AXI3 新手园地 冰糖炖雪梨 2018-9-9 0 380 冰糖炖雪梨 2018-9-9 12:28
create_ccopt_clock_tree_spec 后面不加任何参数,此时产生的spec file在那里?
createTEckviewvi
新手园地 一亚麻怡 2018-9-10 0 341 一亚麻怡 2018-9-10 12:58
插入的anchor的clock tree还是一样的,不知道错在哪一步?
ANckADDRHCrc
新手园地 スモモ 2018-9-10 0 151 スモモ 2018-9-10 13:30
ctd_win看不到其他时钟结构
win时钟CANckAN
新手园地 roucun 2018-9-10 0 182 roucun 2018-9-10 14:02
Reducing clock tree power的过程
powPowerckTEresize
新手园地 kaloulin 2018-9-10 0 316 kaloulin 2018-9-10 14:34