21ic电子技术开发论坛 DDR 相关帖子
DDR 标签:

DDR

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
cyclone IV的FPGA挂DDR2 IO/Vref 必须要接0.9V的Vref么?
cycloneDDRFPGAvrIO
FPGA论坛 wang_ys 2016-3-15 1 1972 thinkabout4451 2016-4-1 08:10
关于DSP的EMIFA的若干疑问 attach_img
DSPEMIADDRADDDR
德州仪器MCU tmmdh 2016-3-14 10 1675 FireRiver9 2016-3-21 20:26
求助
ADDRADDDRLEDunsigned
侃单片机论坛 SEU-YANG 2016-3-11 9 1103 SEU-YANG 2016-3-14 23:23
mfg的第一个烧写程序是如何编译的 恩智浦MCU论坛 mleisure 2016-3-7 5 1331 mini1986 2016-5-4 09:10
FPGA的ODDR输出引脚问题
FPGA引脚DDRIOck
FPGA论坛 net_wolf 2016-3-4 2 2022 net_wolf 2016-3-4 21:01
imx6d DDR2 2channel Fixed 3x32 Issue
channelmxDDRu-bootboot
恩智浦MCU论坛 秋水一梦 2016-3-1 3 1821 mini1986 2016-3-4 14:28
imx6q lpddr2
imx6qDDRpdCDdc
恩智浦MCU论坛 秋水一梦 2016-3-1 5 809 mini1986 2016-3-7 08:01
关于altera DDR2 IP核的疑问,求大侠指教
alteraDDRip核信号FIFO
侃单片机论坛 史木木 2016-2-27 0 739 史木木 2016-2-27 16:58
关于DDR的控制逻辑设计,跪求大神指导 通信技术 史木木 2016-2-27 0 1094 史木木 2016-2-27 16:47
WiFi定位原理是什么?为什么有时比GPS还准?
WiFi定位gpsACDDRCAD
新唐MCU yiyigirl2014 2016-2-25 9 9249 IversonCar 2016-2-29 15:42
altera的DDR2 HPCII有效数据带宽是多少?
altera带宽hpPCIDDR
FPGA论坛 herozoujie 2016-2-19 2 1802 herozoujie 2016-2-19 17:48
急求帮助!!!Megawizard在最后一步卡住了,请问如何解决?
Wizardip核ipDDR控制
FPGA论坛 鬦牛 2016-1-25 4 1179 Nerd 2016-1-27 09:55
CycloneIV控制DDR2的最大时钟频率是多少? FPGA论坛 herozoujie 2016-1-25 5 4155 fhpzxq 2016-2-24 22:40
定时器程序应用
定时器ADDRDDRADLED
Megawin(笙泉)单片机 shashaa 2016-1-25 10 1113 bbapple 2016-1-25 21:41
数码管的静态显示
数码管ADADDRDDRTE
Megawin(笙泉)单片机 shashaa 2016-1-25 17 1596 dml19890601 2016-2-15 08:54
数码管的真值表
数码管ADDRADDDRLED
Megawin(笙泉)单片机 shashaa 2016-1-25 10 2458 CallReceiver 2016-1-25 21:35
[IMX6]拷贝Nor Flash中的Uboot到DDR的速度能否优化
ubootDDRflashmxpi
恩智浦MCU论坛 JackWellem 2016-1-15 11 1337 airwill 2016-1-30 15:29
写入内部flash数据遇到问题了,求助!!! attach_img
flashADADDRDDRTE
ST MCU tkyl01 2016-1-7 2 4777 tkyl01 2016-1-7 16:14
怎么让IAR自动检查引用的变量类型 和 定义的变量类型是否一致
IARADDRDDRAD全局变量
EMC&可靠性设计 关聿 2016-1-4 1 1233 acute1110 2016-1-4 17:59
怎么让IAR自动检查引用的变量类型 和 定义的变量类型是否...
IARADDRDDRAD全局变量
ST MCU 关聿 2016-1-4 4 1424 lxyppc 2016-1-4 12:06