标签:
基于FPGA的数字秒表的VHDL设计
|
FPGA论坛 | dameihuaxia 2021-5-14 | 0 426 | dameihuaxia 2021-5-14 15:15 |
|---|---|---|---|---|
|
求代码
|
电子技术交流论坛 | 13679262913 2020-4-12 | 3 488 | tyw 2020-4-12 12:43 |
| 基于CPLD的数字秒表设计 | FPGA论坛 | MHB_520 2015-12-19 | 1 1088 | reaperzero 2015-12-20 12:58 |
| 基于FSM状态机的实验 | FPGA论坛 | barryyan 2010-8-2 | 2 2236 | barryyan 2010-8-4 16:29 |
|
请共享下基于状态机的UART实验资料
|
FPGA论坛 | barryyan 2010-8-1 | 4 2759 | laokongzhuang 2011-5-17 11:38 |
| 呵呵，一篇不错的** | ZLG | usber 2009-5-14 | 5 2000 | 孤独行者 2009-7-25 17:50 |
| 我又看了下这个**。 | ZLG | arm-123 2009-2-28 | 4 1827 | linux123 2009-3-13 15:01 |
| 用EDA怎么设计数字秒表？ | 工控、机电一体化 | 常跃 2013-3-16 | 0 1357 | 常跃 2013-3-16 23:19 |
| 基于赛灵思基于FPGA的数字秒表设计与仿真 | FPGA论坛 | 星星之火红 2013-5-2 | 0 1819 | 星星之火红 2013-5-2 21:23 |
扫码关注
21ic 官方微信
扫码关注
嵌入式微处理器
扫码关注
21ic项目外包
扫码关注
21ic视频号
扫码关注
21ic抖音号
