打印
[方案相关]

ADC采样不准确硬件修改

[复制链接]
619|5
手机看帖
扫描二维码
随时随地手机跟帖
跳转到指定楼层
楼主
最近有小伙伴在用HC32L13X开发产品时遇到ADC采样不准确的问题,个人觉得这个问题在大多数的开发者中都会遇到,尤其在电池应用兼顾低功耗的场景,今天和小伙伴们分享一下。
1)如下是小伙伴的电路原理图:ADC采用芯片内部电压基准

假设电池满电4.2V,功耗也在UA级别。以大家高级工程师的认知,觉得这个平平无常的电路有问题不?似乎采集得到0.5Vbat肯定能行。但是输出的结果就是采样电压不准确,甚至偏差巨大。
2)接下来我们从ADC的采样原理上来分析并做出电路的优化。
ADC采样本质把外部的电压信息通过电荷转移到ADC内部采样电容上,并得到采样电压。

我们知道电阻越大时间常数τ就越大,当时间常数τ大于ADC的采样周期,采样就会有偏差。
3)后续修改电路:
加一个pmos开关,只有在检测时才使能,兼顾低功耗要求。把采样电阻减少到150K/150K分压。
PS:有关里面的计算公式大家有疑问的可以留言共同探讨一下。

使用特权

评论回复
评论
xch 2025-7-9 12:34 回复TA
采集频次不是很高加个电容更好。比如使用4096*12pF*3 = 220nF 电容并联,采集间隔大于ln(4096)*500k*220nF = 1秒时就很准了。 
沙发
wyde518| | 2025-7-9 10:50 | 只看该作者
好几年前,我用的136,上面的电阻用的1M  下面大约是510K,  大部分时候电压测试比较准,各别时候出现一个很小的值 。同样的程序和硬件,在别的别的单片机上没出现问题, 我一直没研究明白

使用特权

评论回复
评论
zxp1993 2025-7-10 10:55 回复TA
和上面的老哥说的差不多,看看你设置的采样时间,内部ADC的电容Cadc应该是PF级别,可能最多就20PF左右。 
板凳
qinlu123| | 2025-7-9 11:32 | 只看该作者
R2要并联电容的,降低采样电路的输出阻抗

使用特权

评论回复
地板
zxp1993|  楼主 | 2025-7-10 10:58 | 只看该作者
qinlu123 发表于 2025-7-9 11:32
R2要并联电容的,降低采样电路的输出阻抗

不改电路的情况下并联一个NF级别的电容效果也是显而易见的

使用特权

评论回复
发新帖 我要提问
您需要登录后才可以回帖 登录 | 注册

本版积分规则

2

主题

5

帖子

0

粉丝