几张图了解CM0与CM3,CM4的内核差别

2017-1-19 18:03

这里做简化说明, 差别很多, 这几张图只是为了给大家一个简单明了的初步认识,
先看架构方面的差别

再看指令集差别:

最后来个性能的简单对比,CoreMark与CRC函数为例

实际上差别还有很多,但这三张图大致说明了主要差别.

2017-1-19 18:04

图片从英飞凌的培训文档中找的. XMC1是CortexM0,XMC4是CortexM4

2017-1-19 20:56

Jonathon_Li 发表于 2017-1-19 20:01
M3是1.25DMIPS/MHZ，M0是0.85DMIPS/MHZ.

但是不知道现在的增强型8051性能有多少？这个一直没查到 ...

增强版本的8051有好几家厂商,你说的是SiliconLab的CIP51吗, 关于这个官方有实验数据的

2017-1-20 15:41

Jonathon_Li 发表于 2017-1-20 09:21
反正增强型的8051了，应该差不多吧？现在许多Soc都是基于8051的，比如ti的ble模块什么的。国产的更多这种 ...

差很多的, 最老的8051是intel的模型,只要是内核上有增强的都叫增强型
比如intel的8051一个指令周期=12个时钟周期
有的8051是一个指令=6个
有的是1x3
有的1x2
Silabs的CIP51是1x1, 而且乘法除法指令都优化了
还有流水线
所以说性能上其实差别很大的

2017-1-20 22:08

Jonathon_Li 发表于 2017-1-20 20:00
我碰到的几个都是1x1的，51核直接keil设备库里面就有。乘除法这种就不能算了。
不知道1x1的，性能有多高 ...

乘除法算的
比如8位的div mul这种指令都是硬件实现的老51(intel版本的) 跟 CIP51所需的指令周期不是一样的, 这个软件无能为力的
16bit 32bit的乘除法倒是软件实现的但是底层的mul div所需周期不同软件实现的性能肯定不一样的

2017-1-23 00:40

yjmwxwx 发表于 2017-1-22 23:12
让M0算浮点数除法能比的过51么？
最近写M0的汇编，感觉指令真的很少写起来很别扭。现在用到个浮点数乘法， ...

8051有很多种,没法比,但是相同指令频率相比, 没有见过有超过M0的数学性能的8bit 8051 Core,虽然不排除这种可能性
因为两者都是软件实现Float算术的, 单精度的浮点是32bit的, M0一个word的访问就能access, 8位的寄存器要倒腾几次?